This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.



(9) 日本国特許庁 (JP)

11.特許出願公開

□ 公開特許公報 (A)

昭59-91554

5i:Int. Cl.³ G 06 F 9/38 識別記号

庁内整理番号 B 7218-5B 43公開 昭和59年(1984)5月26日

発明の数 1 審査請求 未請求

(全14.頁)

多分岐方向予測を行なう命令先取り装置

②特 頤 昭57-201559

2出 類 昭57(1982)11月17日

心発 明 者 菅谷律雄

東京都港区芝五丁目33番1号日

本電気株式会社内

砂発 明 者 花谷修一

東京都港区芝五丁目33番1号日

本電気株式会社内

沙発 明 者 赤木正信

東京都港区芝五丁目33番1号日 本電気株式会社内

72発 明 者 仁後公衛門

東京都港区芝五丁目33番1号日

本電気株式会社内

72 発 明 者 渋谷俊輝

東京都港区芝五丁目33番1号日

本電気株式会社内

包出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

4代 理 人 弁理士 内原晋

明 細 割

発明の名称

分岐方向予測を行なう命令先取り裝置

特許請求の範囲

分岐命令のアドレスを指定する情報と該分岐命令に対応する分岐方向及び分岐光アドレスを含ん だ分岐情報とを対にして複数対記憶する分岐ヒストリテーブル手段と、

命令先取りにおいて先取りされるべき分岐命令のアドレスを指定する情報が前記ヒストリテープル手段に登録されているか否かを調べ該分岐命令の登録の判明に応答して前配分岐ヒストリテープルから対応する分岐情報を読み出す手段と、

飲分飲情報に従い命令の先取り動作を実施する 命令先取り側部手段と、

命令実行裝置で実行された分岐命令の分岐方向 の結果と該分岐命令の分岐ヒストリテーブルの分 岐方向特性とを比較し、該分岐命令の分岐方向が 正しく予測されたも否かを確認する手段と、

前記確認手段により分岐命令の分岐方向予測が 間違っていると判定された場合は、該分岐命令の 正しい後続命令を取り出して実行する手段と、

前記分岐命令の実行結果で前記分岐ヒストリテーブル手段中の分岐情報を更新する手段とを備えたことを特徴とする分岐方向予測を行なり命令先取り装置。

発明の詳細な説明

発明の属する技術分野

本発明はデータ処理システムの命令シーケンス のステップに含まれる分岐条件判定ステップ契行 処理に先立って判定結果を予測しつつ次の命令の 先取りを行なう分岐方向予測を行なう命令先取り 装置に関する。

従来技術

少なくとも1個の分岐命令を含む命令群が耐性 装敗に命令シーケンスの形で格納されているデー タ処域システムにおいては、このような命令シー ケンスの災行は、次のように行なわれる。

まず、崩配配債装置の分缺元プドレスに分岐命 令が格納される。次に、との分岐命令に引き続い、 て実行される命令が先取りされる。このあと、分 肢命令が実行され、との実行指集により次に災行 される命令が明らかになる。とのようなシステム **は米国特許 4200927 号に投案されている。しか** し、このシステムでは、分岐命令先取り制御にお いて実行結果の判別時まで命令先取り制御を停止 させると、処理の迅速化が妨げられる。この点を の除去のため、分岐命令の実行結果を予め予測し との予測に従って命令先取りを行なり方式が提案 されている。との予測が正しく行なわれたときに は、データ処理システムは処理時間の少ない遅れ て稼働する。例えば、そのような従来の予測方式 としては次の3つの方式がある。第1の予測方式 では、全ての分岐命令の分岐先方向が成功領さた は不成功側のいずれか一方のみに予測されている。 他の1つの予測方式では、過去の小実に基づいて 分岐先方向を予測する。すなわち、同じ分岐命令

テされるべきプロックのアドレスとして記憶手段 に保持している。命令先取り動作において、命令 キャッシュメモリへのアクセスと同時に前記記憶 手段をアクセスしてが配分を先アドレスを読出し、 銃分のアドレスを決によりにおいて、なりにないである。 の方式は選来の3つの予測し、との方式迅速である。 のかられたの従来の3つのかし、との方式迅速であると のかられてアンコメモリのかし、との方で子子で、 をにはている。この結果、 行なりたいできない。この結果、 行なりたいできない。 という欠点がある。

発明の目的

本発明の目的は上述の欠点を除去するようにした分散方向予測を行なう命令先取り袋既を提供するととにある。

発明の構成

本格明の投仇は、分岐命令のブドレスを指定する

の過去の実行結果において分岐先がまでに明らか にされているという事実を用いてとの結果に基づ いて予測を行なうことにより予側的中米を高めて いる。このような予測方式の代表例が特開昭57 -76638号公報に示されている。

さらにもり1つの予測方式では、分岐命令に対応して分岐の方向を予測する分岐指示フラグを多数用意し分岐命令の発生に応答してこれら分岐指示フラグを参照するととにより分岐先を予測している。この例の詳細は特開昭53-74857号公役をお照できる。しかし、上述の3つのいずれの予測方式においても分岐命令の統出し、解説が必必不可欠であり、予測済中にもかかわらずこれらの統出しおよび解説動作分だけ処理が遅れるという欠点がある。

この欠点を除去する予測方式が特別的 57-59253 号公報に示されている。この方式では、主配は集 間の命令部の写しである命令キャッシュメモリの プロックに対応して該プロック中に含まれる分岐 命令の分岐先ナトレスを、該プロックの次(フェッ

情報と、該分岐命令に対応する分岐方向及び分岐 先アドレスを含む分肢情報とを対にして複数対配 塩する分岐ヒストリテーブル手段を設け、命令先 取り動作を行なり際に先取りされるべき分岐命令 のアトレスを指定する情報が、前記分岐ヒストリ テープル化登録されているか否かを調べ、終分岐 命令の登録の判明に応答して対応する分岐情報を 煎記分岐ヒストリテーブルから読み出し、該分岐 情報に従い、分岐命令の解説を行なりことなく命 令先取り動作を開始するように制御することによ り予例的中時にはロスサイクルを生じることなく 命令供給を可能とする。さらに、命令実行装置で 実行された分岐命令の分岐方向の結果と、該分岐 命令の分岐ヒストリテーブルの分岐方向情報とを 比較する該分岐命令の分岐方向が正しく予測され たことを確認する手段により分岐命令の分岐予例 が間違っていると制定された場合は終分戦前令の 正しい徒枕命介を取り出し奥行する手段および分 舷命令の実行結果で前配分散ヒストリテープル中 の分岐情報を更新する手段を個えている。

着明の原理と作用

本発明の特徴は分岐命令の実行における分岐方向に加えて分岐先アドレスがその同じ分岐命令の過去の結果の把握により比較的高い的中半で予測可能であるという事実に基づいて装置が動作するととにある。

発明の火施例

次に本発明の一次施例を図面を参照して詳細に 説明する。第1図を参照すると、本発明の一次施 例は、命令アドレス生成回路401、命令アドレス変換回路402、命令解脱回路403、オペランドアドレス生成回路404、オペランドアドレス変換回路405、オペランド配は回路を有する オペランド統出し回路406、命令実行回路407、命令配は回路408、命令パッファ409、分飲ヒストリテーブル(BHT)410、命令アドレスレジスタ411、命令アドレス加算回路412、分岐情報パッファ413、命令整列回路414、分岐情報切換回路415、分岐情報セジスタ416、

令の実行の予測としての分岐成否フラグと分枝先 アドレスを第3図に示すように対にして記憶して いる。前記命令記憶回路408尺対する前配命令 アドレスレジスタ(1AR)411は、命令統出 しのリクエストアドレスを保持して命令の缺出し 動作を実行する。さらに前記命令プドレスレジス タ411(IAR)は分岐ヒストリテープル410 (BHT)および命令アドレス加井回路 4 1 2 に 信号級101を介して接続されている。 炉配レジ スタ411の内容は敵分紋ヒストリテーブル410 (BAT)を索引し、説出されるべき命令のアド レスがそれに登録されているか否かを示す信号を 低号線106に出力する。 丑母されていれば対応 する分岐先アドレスが位号線105に配出される。 登録されていなければ前記命令アドレス加非回路 412により後続の命令節の命令先取りのための アドレスが生成される。前記命令アドレス加算国 路412は1回のリクエストで統出される命令群 をBByloと仮定したとき外に"IAB+B"を 出力107に生成する国籍である。前配命令バッ

417、418、および419、 予測原認同路420、 アドレス生成回路421、選択回路422、 レジス タ423、命令先取り制御回路424 かよびフリッ プフロップ425から構成されている。

命令配復回路408 およびオペランド競出し回路406 内のオペランド記憶回路はともに主記憶装置そのものであってもよく、さらに命令記憶回路408 が主記憶装置の命令部の一部の写しである命令キャッシュメモリ、前記オペランド記憶回路が主記憶装置のオペランド部の写しであるオペランドキャッシュメモリとして得成されるる。

本発明は前述の命令の処理単位に対応した接伐 構成を必ずしも有する必要はなく、例えば命令ア ドレス生成回路 401 とオペランドアドレス 生成回 路 404、命令アドレス変換回路 402 とオペランド アドレス変換回路 405、命令記憶回路 408 とオペランド観出し回路 406 内の記憶回路が共用 されたコンピュータシステムにおいても適用され 得る。前記分岐ヒストリテーブル(BHT) 410 は分岐命令のアドレスを指定する情報と被分岐命

ファ409は、命令記憶回路408から続出された 8 Byte の先取り命令指を蓄積し命令処理部への . 命令の供給にかける符行列(Que 🗯)を形成す る。前記命令整列回路 414 は、命令パッファ409 が空のとき信号級102を介して命令配憶回路 408から銃出される8Byteの命令額に応答し て前配命令パッファ409が空でないとき低号線 103.を介して前記命令パッファに貯えられる8 Byteの命令語に応答して命令を抽出して似号級 104を介して命令解説回路403に命令を供給 する回路である。前記分肢情報パッファ4:1∵3 は、 前配命令パッファ409に格納される命令断に対 応して用意されており、その命令暦中に分岐成功 と予測された分岐命令が存在すれば、第7図に示 才越分岐命令の分岐情報を格明する国路であり、 分岐命令のアドレスは信号紀10~を介してまた 分岐情報としての分岐先アドレスかよびVビット は分岐ヒストリテーブル410(BHT)からM 砂根105を介してそれぞれセットされる。前間 分数情報切替国路415は、命令ペップア409

が空のときか妙妙101かよび105を介して与 えられる前記分数情報をそりでないとき杜削記分 飯情報パッファ403を介しておえられる前配分 眩情報をそれぞれ出力する。前配レジスタ416。 417、および418はそれぞれ分岐命令の命令 解読、命令アドレス生成、アドレス変換の各処理 ステージに対応し、その分岐情報を保持する。前 記分岐情報レジスタ419はその分岐先アドレス 部を該分岐命令の與行によって生成される実際の 分肢先アドレスに飢き換えて保持するレジスタで ある。前記予御篠總回路420は分岐命令の央行 によって生成される実際の分岐命令の生成結果と 前記分岐竹組レジスタ418に保持される核分岐 命令の予朔侑報との一致をとる回路である。前配 アドレス生成回路421は前記分岐情報レジスタ 419に保持される分岐命令のアドレスと眩分岐 命令自身の命令語長とを加算し分岐NOGO側の命 合の命令アドレスを生成する。前記選択回路422 は分岐命令の成否係号級111の状態に応答して、 該借号線の状態が分岐は'0を示すとき級115を

トを参照しながら本実配例の動作を詳細に説明する。

第2図を参照すると、前記分岐ヒストリテーブル410(BHT)は、ディレクトリ記憶部 201、データ記憶部 502、デスト回路 503、 504、505、および 506、プライオリティ回路 507、大スペル選択回路 508、および第一3回路 509 を備えている。前記記憶部 501 および 502は、1回のリクエストに対して命令記憶回路 408から銃出される命令語の単位をプロックの単位とし、セット数m、レベル数n の記憶部である。

第3図を移照すると、記憶部501には分岐命令の命令アドレスの一部とその内容が有効か否かを示すVピットが格納され配懐部502には、分岐先アドレスの実アドレスが格納されている。前配Vピットは対応する分岐ヒストリテーブル(BHT)410のワードの有効性を示すと同時に 該分岐命令の災行の予例としての分岐成否フラグの機能を行する。この分岐ヒストリテーブル(BHT)410へのポ引は以下のようなセットアソンアティ

介して与えられる前記分岐情報レジスティーのド 保持される分岐先アドレス部の出力を選択し、前 記憶の状態が分散NOGOを示すとき粉116を 介して与えられる前型アドレス生成回路 4 2 1 の 出力を選択し、作号級113を介してお選択回路 422の出力をレジスタ423に供給する。前記 レジスタ423は分肢命令の予測が失敗したとき 分岐ヒストリテープル410(BHT)を明新す るためのものであり、さらに信号級117を介し て命令アドレスレジスタ411(1AR)に命令 先取りのための新たなアドレスを供給する。削記 命令先取り制御回路424は歌106を介して分 岐ヒストリテープル410(BHT)から与えら れる分岐予測信号および予測確認回路から機112 を介して与えられる予側成否伯号に基づいて命令 アドレスレジスタ411(IAR)の入力を制御 する回路である。

次に前記分岐ヒストリテーブル410(BHT)、 前記予側確認回路420かよび前記命令先取り制 御回路424の詳細なプロック図とタイムチャー

プ法によって行われる。

第 5 図に示される前記テスト回路 503、504、505、および 506 はテープル 410 の各レベル に対応して命令アドレスレジスタ 411 (IAR) に保持されるリクエストアドレスが各レベルの BHTーAA i (iはレベルに対応するサフィクスを示す) に登録されているか否かを示す信号を信号級130、131、132、133 に出力する。

第4図を移照すると前配テスト回路503、504、505 かよび506のそれぞれは、一致回路701かよび大小比較回路702から構成されている。前記比較回路701では、命令アドレスレジスタ(IAR)411 化保持されるリクエストアドレスの一部IAR(:18~28)をセットアドレスとして歌出された配像部501の各レベルの内容とを説出し、神配レジスタ411の内容IAR(:4~17)とが比較され、等しいアドレスが存在するか否かを検出する。波一致回路701の出力により命令アドレスレジスタ(IAR)411 に保持されるリクエストアドレスで就出されるべき命令前の8 Hyteプロック

中にすでに分岐ヒストリテーブル (BHT)410に 登録された分岐命令が存在するか否かが、刊りする。しかしリクエストナドレスとそれが説出すべ き分岐命令との対応をとるには上記一致使出のみ では不十分である。

第5図を参照すると、1回のリクエストで説出される8Byicの命令部のブロック中で2Byic 命令BCO、A、BC1、BC2の4例の命令が存在する。命令BCO、BC1、BC2の4例の命令が存在する。命令BCO、BC1、BC2の4例の命令が存在する。命令BCO、BC1、BC2がともに分岐成功と予例された分岐命令であるときには、各々の分岐命令はともにそのアドレスの一部が自己命令Aに分岐して命令Aのアドレス<A>が前記命令語のブロックを説出すためのリクエストアドレスとして命令アドレスレジスタ(IAR)411に保持されるときには、分岐ヒストリテーブル(BHT)410から記出されるべき分歧命令の信報は命令の契行の経路から分岐命令BC1の情報でなければならない。

従って前記レジスタ (IAR)411 に保持される

リテーブル410のレベルで前配信号BHT-HITi 条件が共に成立する。このとき命令の実行の経路 から命令BC1に対するレベルが選択される必要が ある。前配プライオリティ回路507は、前配信号 BHT-HITiの2ケ以上の成立に対するものであ り、この出力により配憶部BHT-DA502のセットアドレスIAR(:18-28)で示されるエントリ の分岐先アドレスがレベル選択回路508を介して 鋭出される。

別6図をお照すると、前記プライオリティ 回路 507はアンド回路即601-604をよび 第3回路 昨605-608から構成されている。前記アンド回路即601-604は n+1 個並列に配置されている。 前記第2図にかけるレベル選択回路508のnケのレベルの選択値号は第6図にかける信号 V0、V1、V2、V3により以下のように与えられる。

 V0のとき
 V01Д V0L 1, V0 Ln

 V0・V1のとき
 V11Д V1L1, V1 Ln

 V0・V1・V2のとき
 V3LД V3LL,, V2 Ln

 V0・V1・V2・V3のとき
 V3LД V3LL,, V3 Ln

リクエストアドレスと向記記憶部(BIIT-AAi) 501 に保持される分岐站合のアドレスとの関係が上記の一致条件ととしに次の関係が成立するとを対応するレベルのBHT-HITi 信号が生成される。 この信号は別130-133を介して第3回路 509 に与えられ、数BHT-HITi 信号のオア信号が認106を介して出力され分岐予測信号(BHT-HIT信号)となる。

PHT-HIT i = { IAR(:4-17)=BHT-AA i (:4-17)}

∩ { IAR(:2930)≤BHT-AA i (:2930)}

∩ BHT-AA i (V)

再び第4図をお照すると、前記大小比較同路は、 との条件を実現する回路である。さらに前記信号 BHT-IIITiの条件が2ケ以上のレベルにおいて 成立したとき記憶部501の対応するレベル(BIT -AAi)に保持される分岐命令のアドレス8Byte ブロック内フトレスBHT-AAi(:2930)の傾の 秋~~~も小さいレベルが選択される必要がある。

再び第5図を参照すると、命令BC1および BC2の分岐命令関係情報が格納される分岐ヒスト

以上のようにして第2図におけるレベル選択回路508から読出された分岐情報は第1図の命令記憶回路408から読出される命令と対応づけることが可能である。

郊 9 図には、命令記憶回路 4 0 8 における命令と 分岐ヒストリテーブル (BHT) 4 1 0 における分岐 情報の上記対応関係が示されている。命令の実行 駆序が命令 A_0 、分岐命令 BC_0 、 B_1 、 BC_1 、 B_2 、 B_3 、 BC_2 、 C_1 、 C_2 ……… と予測された場合であ る。なお、 $\langle A \rangle$ は A 命令のアドレスを、 BC_1 は 分岐命令をそれぞれ示す。

第10回を参照すると、前記第9回のに示した 分岐ヒストリテーブルBHT410 による命令先取 り動作は次のようにされる。リクエストアドレス の命令アドレスレジスタ411 のセットに応答して 命令記憶回路408から命令語が歓出され、これと 同時にテーブルBHT410が常引される。 信号線 106を介してBHT-HIT信号が出力されると記 位部BHT-DA502の分岐先アドレス<BI>がア

報周859- 前554(6)

取りが行われる、前副にり残106を介してBHT HITにりが出力されないときには命令アドレス 加算回路 412 に命令 A の 8 パイト 奈 アドレス ≪A≫ が与えられ、「8」加算されたアドレスが出 力され、次の命令先収りが改次行われる。

以上の命令の先取りに従えば命令記憶回路408から観出される命令部は、テーブルBHT410の 内容による予測に従って順次観出され、命令パッファ409には予測された命令の災行取に格納 するととが可能である。

このときたと名信号BHT-HIT が出力されて も分岐予測方向と反対側の命令先取り動作を一部 行わせしめた後に分岐予如方向の命令先取り動作 を行ってもよい。

以上のようにして命令先取りされた命令が分岐 命令で第1図の命令整列回路414により、 命令 解続回路403に導かれたとき同時に 譲分 岐命令 に対応する分岐情報が最初の分岐情報レジスタ 416(QRo)にセットされる。

以降前配分岐命令の進行に伴い前記命令解統、

れたときこの事実を示す信号がフリップフロップ 802 にセットされる。このフリップフロップ 802 の出力が"1"で実際の分岐命令を実行した 結果が分岐NOGOであればアンド回路805から予 砌GO失敗信号123が生成される。前記フリップ フロップ801の出力が"1"で分岐命令の実行結 果がGOであればアンド回路804から予測NOGO 失敗信号124が生成される。さらに該信号124 と前配予側GO失敗信号123との論理和が第3回 路809から予御失敗信号112として生成される。

第1図かよび第11図を参照すると、分岐情報 レジスタ419(QR3)の分岐先アドレス部には前 配命介アドレス変換回路402から新たに 生成さ れる分岐先アドレスがセットされる。また前配分 岐情報レジスタ419(QR3)の分岐命令BC1のア ドレス部の内容と減分岐命令BC1自身の 命令 扱那の内容とがアドレス生成回路421により加算 され分岐NUUO側の命令の命令アドレスが生成さ れる。

そして分岐命令BC」の実際の共行により 分岐

アドレス変換に対応して向配分数値性が約25よび第3の分岐情報レジスタ417(QR₁) かよび418(QR₂)に転送される。そして前配分岐命令の実行によって生成される実際の分岐命令の生成結果と前配分岐情報レジスタ418(QR₂)に保持される該分岐命令の予測情報との一致が予想保認回路420によりチェックされる。

第8図を参照すると、前記予測斑疹回路420 は比較回路801、フリップフロップ80: および803、アンド回路804-806、真体回路807かよ 大ア び808、および第3回路809から構成されている。

向記比較回路 801 には、分肢命令の実行により生成された分肢先アドレスの実アドレスが命令アドレス変換回路 402 から信号积109 を介して与えられるとともに、分肢情報レジスタ 418 (Qll₂) から予測された分岐先が綴108 を介して 与えられる、前記比較回路 801 では両者の一致、不一攻が判定される。判定結果と前記レジスタ 418 を介して与えられる Vビットがアンド囲路 806 に与えられる。論理权結果により分岐 GO と予測さ

GO ならば前記分肢情報レジフタ419(QR3) から親115を介して与えられる分岐先アドレス部の出力 $\langle D_1 \rangle$ が分岐NOGO ならば線116を介して与えられる前記アドレス生成回路 421の出力 $\langle B_2 \rangle$ が選択回路 422 により選択される。 前記分岐命令 BC1 の予測失敗信号112 が予測磁認回路 421 から発生したとき、該選択回路 422 の出力 $\langle D_1 \rangle$ が鍛113を介してレジスタ423(WR)にセットされる。

一方分岐情報レジスタ419(QR3)の分岐命令のアドレス(BC1)とは信号級114を介して命令アドレスレジスタ411(IAR)にセットされる。このアドレスは該分岐命令に対応する分岐ヒストリテーブル410(BHT)の更新のため級101を介して数テーブル410にライトアドレスとして供給される。前記予側失敗信号112の出力が打水パルスとして殺119を介してテーブル401におえられる。この出力に応答して分岐命令の次の命令先取り時のための分岐予側情報の更新が行なわれる。この

お間昭59-91554(フ)

更新は本央島何では子側NOUO失敗のとき前配レジスタ423(WR) K保持される所たな分岐先アドレスで行なわれ、子側GO失敗のときはVビットをリセットするように行われるが分岐予測情報の更新におけるアルゴリズムを用いて他の方法により行なって登しつかえない。予測失敗したとき予測側に接続する命令の動作はすべてキャンセルされ、前配レジスタ423(WR) K保持される新たなリクエストアドレニが分岐ヒストリテーブル410(BHT)の更新後に命令アドンスレジスタ411(IAR) K供給され改めて命令の取出しが開始される。

第12図を参照すると、前記命令先取り制御回路424はフリップフロップ1201、真偽回路1202~1204をよびアンド回路1205から構成されている。前記フリップフロップ1201は前記予測失敗付号112を1マシンサイクル保持するためのフリップフロップである。この回路424の出力はアドレスレジスタ411の前段にあるセレクタの選択指示信号となる。この選択指示信号は、前記命

ドレス変換回路 (IT)402から行うように制御すればよい。

ここで問題となるのは、あらたに分岐ヒストリテーブルBHT410に前記命令アドレス情報を 丑 録するとき既存のどつ部分に格納された命令アドレス情報を追い出すかである。

との方法としては使われた順序、すなわち最も古く使われたものから順に追い出す法LRU(Least Recently Used)情報が入った順序、すなわら最も古く入ったものから順に追い出す方法FIFO(First In First Out)等があるが、どちらを用いてもよい。

発明の効果

次に本発明の効果を第13図から第17図をお 服しながら詳細に説明する。

第13関を参照すると、命令の処理は一般的に 次の8つの処理単位に分けられる。

(I) 1Aステージ:実行すべき命令の命令アドレス(協理アドレス)が生

令アドレス加算国路 412 の出力、前記 レ ジ ス 4 423の出力、前型テーブル410の出力、および 分岐情報レジスタ 419 の出力のうちのどれを選択 するかを指示するための信号である。なお、との 命令先取り制御回路 424 の制御により分岐予酬が 的中したときには後述する第16図の命令処理が 行なわれ、分肢予切が失敗したときには後述する 第17図の命令処理が行なわれる。前紀アドレス 加算回路 11 は線 106 を介して BHT-HIT信号が 出力されないとき分岐NOGO側の命令の先収りを 行うためのアドレス生成を行う。このときアドレ スは実アドレスで加算が行われるために、例えば、 ページングを行りコンピュータシステムにおいて 前記アドレス加算がページ境界を越えた場合アド レス変換を改めてやり直す必要が生じる。とのた めに前記録令アドレス加算回路 11 にページ境界 越え検出回路を設け、該検出回路によりページ地 界越えが生じた場合、信号級L11により、命令ア ドレス生成回路1を起動し、命令先取り動作を改 めて命令アドレス生成回路(IA)401及び命令ア

成される。

- (2) ITステージ:生成された命令アドレスの アドレス変換が行われる。
- (3) ICステージ:変換された命令の実アドレスで記憶装置から命令が脱出される。
- (4) IDステージ: 読出された命令が解説される。
- (5) OAステージ: 解脱された命令のオペラン ドアドレス (論理アドレス) が生成される。
- (6) OAステージ: 生 成されたオペランドアド レスのアドレス変換が行な われる。
- (7) OCステージ:変換されたオペランドの実 アドレスで記憶装置からオ ペランドが跳出される。
- (8) EXステージ: 命令が実行される。上述の1TステージおよびOTステージのアドレス実換においてアドレス実換パッファを設け、必

要な変換テーブルが展すドレス変換パッファに存在すれば上記アドレス変換処理は高速に実行し得る。また、上述のICステージかよびOCステージの命令かよびオペランドの鋭出し動作にかいて主記憶装置のデータの一部の写をおよびオペランドが眩キャッシュメモリに存在すればICステージが眩キャッシュメモリに存在すればICステージが眩キャッシュメモリに存在すればICステージが眩れている。情報プラースを必ずしも有する必要はない。したりの簡単のためにことでは各処理単位にその投能を果す回路があるものとする。上述のIT、OT かよびIC、OCの各ステージの高速処理が可能なとき複数の命令の処理の流れを無駄なく実行する。とりのパイプライン制御が可能である。

このときの分岐命令を含む命令の処理の流れを 第14回かよび第1年回を参照しながら説明する。 第14回は分岐命令の命令先取りにおいて前述。 のすべての分岐は"GO"であると予測した場合 の命令の処理の流れを示す。すなわち、命令AO

サイクルは

一方郎15図は分岐命令の命令先取りにおいて、 前述の间じ分岐命令に過去の結果に基づいて予測 を行…た場合の命令の処理の流れを示す。すなわ ち、分岐命令BCは、時刻14 において解説され るとともに分岐命令のアドレステーブルを探索し その有無によるかもしくは分岐指示フラグの指示 の予測により、分敍UO側の命令B1を先取りす るか分岐 NUGO 餌の命令 A 1 を先取りするかを 決 定する。前回と阿禄に時刻 t 2、t 3、および t 4 化は 分岐 NOGO 側の後統命令 A 1、A 2、 および A3 の命令 先取りのためのアドレス生成が開始される。 時 刻 l a、かよび l 7 化は予測化よる命令先取りの 後税命合B1 およびB2 もしくはΛ4 およびΛ5 の め介のアドレス生成が開始される、時刻し? にか いて分肢条件の特定結果により時期(a 以降は正 しい命令の処理の流れに従って処理が挑続される。 ・この場合分岐命令の出現によるパイプラインの

は分岐命令BCの分岐条件を次定する、命令で終 分枝条件は命令AUの実行結果、するわち、時間 17において決定される。分岐命令BCは時別は において解読されると命令アドレスの生成同路を 用いて分岐先命令B1のアドレスを生成し以後B1 命令を先取りするように動作する。時期12、13、 および14には分岐NOGO側の後疑命令A1、A2、 および4には分岐NOGO側の後疑命令A1、A2、 およびA3の命令先取りのためのアドレス生成が 開始される。時刻16かよび17には予測動作とし ての分岐G0側の後税命令B2 およびB3の命令先 取り動作が開始される。時刻17において分岐条 件の判定結果により、時刻18以降は正しい命令 の処理の流れに従って処理が継続される。

との場合、分岐命令の出現によるパイプライン のロスサイクルは

予砌的中(分岐 G O)のとき 3 サイクル 予砌失敗(分岐 N U O U)のとき 3 サイクル である。

分岐 GO率 7 予問的中海αとしたときこの場合α=α=0.5 であり1 分岐命令当り平均的なロス

ロスサイクルは゛

を引る。

分岐 GO と予例して的中したとき 3 サイクル 分岐 NOGO と予例して的中したとき 0 サイクル 分岐 GO と予例して失敗したとき 3 サイクル 分岐 NOGO と予例して失敗したとき 6 サイクル である。従って、分岐 GO 率 r=0.5 予例的中 率 $\alpha=0.8$ と仮定したとき 1 分岐命令当りの平均 的 なロスサイクルは

 $3 \cdot r \cdot a + 0 \cdot (1-r)a + 3r(1-a) + 6(1-r)(1-a)$ =2.1 $\forall 1.2 \times$

従ってこの従来の発明は同じ分岐命令の過去の 結果にあづいて予測を行った場合高い予測的中部 を得るという原理を用いることにより常に分段(I) と予測する第14図に示す処理に比べ幾分の改良 がみられる。しかし、この改良された発明におい ても、たとえ予測的中時分岐(I)の場合は、依然と して3サイクルのロスサイクルを要することにな り、これ以上短幅できない。 従って分岐命令が生 じた場合たとえ予測が的中してもロスサイクルを じた場合たとえ予測が的中してもロスサイクルを 化じることになる。

第16 図および第17 図は本発明による命令の 処理の確れを示している。本発明における命令の 処理単位 I ピステージは命令を記憶装置から統出 才優能の他に、分岐ヒストリテーブルを深引し統 出される命令のアドレスが終分岐ヒストリテーブ ルに登録されているか否かを検出し、登録されてい なければ対応する分岐情報を統出し、登録されてい なければ後統命令の命令先取りのためのアドレス を生成する機能を有する。

第16図および第17図を参照すると、分級命令BCの時刻t1における動作は次のようにして行なわれる。まず、該分触命令BCが命令キャッシュメモリから説出されると同時に分散ヒストリテーブルがポ引される。該分岐命令BCの命令アドレスが登録されていれば対応する分岐情報が続出される。該分肢情報を分析した結果、分岐GO側の予測として該分岐情報中に含まれる分岐先アドレスにより分岐先命令B1の命令先収りを開始するか、もしくは分岐NOGO側の予測として分岐

 $0 \cdot \alpha + 5 \cdot (1 - \alpha) = 1$ サイクル となり、従来技術に比べて格段に改良される。

本発明には分岐ヒストリテーブルに分岐命令の分岐方向及び分岐先アドレスを含む分岐情報を登録し、分岐命令実行のは実行結果の分岐方向と政方向を比較して分岐命令の予測が的中したかの否則へ、分岐予測失敗時には正しい後続命令を取り出し実行を再開し、分岐情報を更新する手段のもつことにより条件分岐命令を含む分岐の介をいるがある。

関面の簡単な説明

部1図は本発明の一実施例を示す図、第2図は 分岐ヒストリナーブルの詳細な構成を示す図、第 3図は第2図の配位部5014よび601の配位 形式を示す図、第4図は第2図のテスト回路503 -506の評価な構成を示す図、第5図は命令節の NOGU 四の 向令 A 1 の 向令 T ドレスを生成して 前令 A 1 の先取りを開始するかが決定される。 以母時刻 1 5 までは 特配分岐 命令 B C の 予酬期間 であり、 予期間の 後統命令が先取りされ時刻 1 5 にかいて分岐条件が決定される。 予測的中時には第16 圏に示すようにパイプラインの流れは乱れを生することなく 処理が継続される。 予測失敗時には 第17 図に示すように 1 6 時刻で前記分岐 ヒストリテーブルの 更新を行った後に正しい 前令の流れから命令の取出しを行うように制御される。 この場合、 分岐命令の出現によるパイプラインのロスサイクルは

予例が的中したとき 0サイクル
予例が失敗したとき 5サイクル
である。予例的中率 a は、この場合分散方向だけ
でなく分取先アドレスをも予測することから分散
方向だけの予測に比べ若干低くなるが、その制合
は微々たるものである。従って、予側的中率 a = 0.8 として 1 分岐命令当りの平均的な ロスサイク


構成を示す図、第6図は第2図のプライオリティ 回路507の詳細な構成を示す図、第7図は第1 図のレジスタ417-419の格納形式を示す図、 第8図は第1図の予測確認回路420の詳細な情 成を示す図、第9団は第1図の命令記憶回路408 における命令と分岐ヒストリテープル410にお ける分岐情報との対応関係を説明するための図。 第10図は第9図のテープル410による命令先 取り動作を説明するための図、第11図は予測失 敗時にかける命令先取り動作開始までの動作を脱 明するための図、4月12図は第1図の命令先収り 制御回路の詳細な特成を示す図、第13図は、命 令の処理の流れの概要を示す図、第14図かよび 第15図は従来の予測方式を用いた命令の処理の 流れを示す図、第16図は本発明にむいて、分岐 命令の子詞が的中したときの命令の処理の施れを **示才図、および第17図は本発明において分肢命** 今の予測が失敗したときの命令の処理の此れを示 十刻である。


胡1Mから胡17Mにおいて、 401……命令ア

報問昭59- 31554(10)


ドレス生成回路。402……命令アドレス変換 回路 403…… 命令解説図路 - 404…… オペランドアド レス生成国路 405……オペランドアドレス 実換 回路 406……オペランド統出し回路 407…… 命令災行倒路 408……命令記憶回路 409 …… 命合パッファ 410……分散ヒストリテープル。 (BHT) 411…… 命令アドレスレジスタ(IAR) 412…… 命令アドレス加算回路 413…… 分岐情 報パッファ 414……命令整列回路 415…… 分 岐情報切換回路 416…・分岐情報レジスタ(RO) 417……分岐情報レジスタ(QR1) 418…… 分 岐情報レジスタ(QR2) 419……分岐情報 レジ スタ(QR3) 420……予測確認回路 421 …… アドレス生成回路 422……選択回路 423…… レジスタ (NR) 424……命令先取り制御回路 425……フリップフロップ 501、502…… 紀憶 部 503、504、505、506……テスト回路 507…… プライオリティ回路 508…… 選択回路 509……オア回路。

代理人 弁理士 内 原 司








杂3四





架 4 図



















第11 図






班 7


Ø

8-8-4-4-6-8-8-8

华13 四

時間昭59- 91554(14)





华 17 凶